직무 · 삼성전자 / 회로설계
Q. ADC 회로 아날로그 비교기 활용
강강줜
ADC에 아날로그 회로의 비교기가 사용되나요?
2025.03.19
함께 읽은 질문
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
궁금증이 남았나요?
빠르게 질문하세요.
직무 · 삼성전자 / 회로설계
ADC에 아날로그 회로의 비교기가 사용되나요?
2025.03.19
궁금증이 남았나요?
빠르게 질문하세요.
이번 하반기 공채에서 회로설계 직무를 메모리사업부에서만 모집하는 이유가 있을까요? hbm 개발 등의 이유로 모집인원이 전보다 늘어났을 수도 있을까요? 현재 메모리사업부의 분위기를 현직자분께 여쭤보고싶어요..!ㅠㅠ
DX사업부의 JD를 살펴보니 디지털 회로개발 직무가 MX, DA, VD 정도 있는 것 같더라구요. JD를 살펴보니 FPGA, SoC RTL설계, AI가속기 설계 등을 Verilog로 진행한 경험과 fit한 직무가 어디인지 궁금합니다. 각 사업부에서 디지털 회로 개발 직무가 하는 구체적인 업무가 궁금합니다. 그리고 DS가 아닌 DX에서의 디지털 회로개발 업무는 RTL설계가 아닌 그보다 상위 레벨에서의 배치를 진행한다고 들었는데 맞는지 궁금합니다.
안녕하세요 인서울 하위권 전전 막학기 학생이며 직무는 디지털 회로설계를 희망하고 있습니다 현재 학점은 4.36/4.5로 준수한 편이지만 강의 때 진행한 프로젝트 3개 외엔 인턴경험이나 학부연구생 경험이 없어 직무 경험이 부족합니다 4개월동안의 idec 디지털 칩설계 트랙을 수강하며 프로젝트도 더 하고 tool 경험도 늘려 내년 하반기 공채에 지원해 볼 생각인데 삼성전자에 회로 설계로 지원할 때 경쟁력을 갖출 수 있을까요? 긍정적인 얘기보단 1. 회설이 애초에 to가 많지 않은 점 2. 회설은 삼성 계약학과가 많은 점 3. 석사와도 경쟁해야 하는 점 을 감안하여 솔직하고 현실적인 조언 부탁드립니다 감사합니다
이번 하반기 공채에서 회로설계 직무를 메모리사업부에서만 모집하는 이유가 있을까요? hbm 개발 등의 이유로 모집인원이 전보다 늘어났을 수도 있을까요? 현재 메모리사업부의 분위기를 현직자분께 여쭤보고싶어요..!ㅠㅠ
DX사업부의 JD를 살펴보니 디지털 회로개발 직무가 MX, DA, VD 정도 있는 것 같더라구요. JD를 살펴보니 FPGA, SoC RTL설계, AI가속기 설계 등을 Verilog로 진행한 경험과 fit한 직무가 어디인지 궁금합니다. 각 사업부에서 디지털 회로 개발 직무가 하는 구체적인 업무가 궁금합니다. 그리고 DS가 아닌 DX에서의 디지털 회로개발 업무는 RTL설계가 아닌 그보다 상위 레벨에서의 배치를 진행한다고 들었는데 맞는지 궁금합니다.
안녕하세요 인서울 하위권 전전 막학기 학생이며 직무는 디지털 회로설계를 희망하고 있습니다 현재 학점은 4.36/4.5로 준수한 편이지만 강의 때 진행한 프로젝트 3개 외엔 인턴경험이나 학부연구생 경험이 없어 직무 경험이 부족합니다 4개월동안의 idec 디지털 칩설계 트랙을 수강하며 프로젝트도 더 하고 tool 경험도 늘려 내년 하반기 공채에 지원해 볼 생각인데 삼성전자에 회로 설계로 지원할 때 경쟁력을 갖출 수 있을까요? 긍정적인 얘기보단 1. 회설이 애초에 to가 많지 않은 점 2. 회설은 삼성 계약학과가 많은 점 3. 석사와도 경쟁해야 하는 점 을 감안하여 솔직하고 현실적인 조언 부탁드립니다 감사합니다
답변 6
안녕하세요, 회로설계 멘토 삼코치 입니다:) ADC, 즉 아날로그-디지털 변환기 회로에서는 아날로그 비교기의 활용이 매우 중요하며, 이는 변환 정확도와 동작 속도에 직접적인 영향을 미치는 핵심 회로입니다. 비교기는 아날로그 입력 신호와 기준 전압을 비교해 어느 쪽이 더 큰지를 판단하는 역할을 하며, ADC의 구조에 따라 다양한 방식으로 적용됩니다. 가장 기본적인 구조인 플래시 ADC에서는 비교기가 병렬로 다수 사용됩니다. 예를 들어 N비트 해상도를 갖는 플래시 ADC의 경우 2ⁿ–1개의 비교기가 필요하며, 각 비교기는 기준 전압 분압망에서 얻은 고정 전압과 입력 전압을 비교합니다. 그 결과는 디지털 인코더를 통해 이진 코드로 변환됩니다. 이 구조는 매우 빠른 속도를 갖지만, 비교기의 수가 많아 면적과 전력 소모가 크다는 단점이 있습니다. SAR ADC에서는 단일 비교기가 반복적으로 사용됩니다. 디지털 제어를 통해 DAC에서 생성된 전압과 입력 전압을 비교한 결과를 기반으로, 비트 단위로 최종 디지털 값을 결정해 나가는 구조입니다. 이 과정에서 비교기의 오프셋과 응답 속도가 전체 변환 정확도와 속도를 좌우하게 됩니다. 따라서 설계 시 비교기의 offset trimming, 지터 최소화, slew rate 최적화 등 세부 요소에 대한 정교한 설계가 필요합니다. 파이프라인 ADC의 경우에는 각 스테이지마다 간단한 sub-ADC가 포함되며, 이 sub-ADC 안에도 비교기가 포함됩니다. 각 스테이지에서의 비교 결과는 잔여 전압을 증폭하고 다음 스테이지로 전달하는 데 사용되며, 비교기의 정밀도와 지연시간이 전체 ADC 성능에 누적적으로 영향을 줍니다. 결국, 대부분의 ADC 구조는 아날로그 비교기를 중심으로 동작하며, 이 회로가 얼마나 정밀하고 빠르게 작동하느냐에 따라 ADC의 해상도와 샘플링 속도가 결정됩니다. 아날로그 회로설계 직무에서 ADC를 다루게 될 경우, 이러한 비교기의 동작 원리, 전기적 특성, 레이아웃 상의 고려사항 등에 대한 이해가 필수적이며, 이를 기반으로 다양한 아키텍처의 최적 설계를 수행할 수 있어야 합니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor
채택된 답변
